出現(xiàn)的系統(tǒng)級(jí)接口器件,為設(shè)計(jì)人員把用于制造測(cè)試的邊界掃描測(cè)試從板級(jí)擴(kuò)展到系統(tǒng)級(jí)提供了靈活條件。
擴(kuò)展到系統(tǒng)級(jí)的基礎(chǔ)結(jié)構(gòu)是提供單點(diǎn)接入到多掃描鏈,以支持隔離的診斷能力。這可以用于CPLD和FPGA系統(tǒng)內(nèi)配置的佳化,以及編程閃存時(shí),存儲(chǔ)器讀/寫周期的佳化。
它也支持板到板內(nèi)連測(cè)試（用于背投內(nèi)連失效診斷）到端口連接器引腳級(jí)。另一個(gè)優(yōu)點(diǎn)是在產(chǎn)品裝運(yùn)前提供系統(tǒng)測(cè)試,這包括固件檢驗(yàn)和簡化固件更新。
擴(kuò)展邊界掃描到系統(tǒng)級(jí)提供執(zhí)行嵌入式測(cè)試結(jié)構(gòu)（即器件級(jí)BIST）的基礎(chǔ)結(jié)構(gòu),這可在EPGA、ASIC和SoC中實(shí)現(xiàn)。
另外,它提供單點(diǎn)接入能力來支持環(huán)境重點(diǎn)測(cè)試和精確的引腳級(jí)診斷。
拓?fù)浣Y(jié)構(gòu)
選擇邊界掃描系統(tǒng)結(jié)構(gòu)對(duì)于路由TAP測(cè)試接入端口,是重要的,并將確定選擇哪些系統(tǒng)級(jí)器件。有三種訂的TAP路由方式：ring（環(huán)狀）star（星狀）multi-drop（多分接）
當(dāng)然,多分接方式是廣泛用于可靠系統(tǒng)控制的。在這種方式中,5個(gè)主要的IEEE1149.1測(cè)試接入信號(hào)（TCK,TMS,TDI,TDD,TEST）并聯(lián)連接到系統(tǒng)配置的所有背投槽中。
多分接配置中的每個(gè)槽都有一個(gè)專門的地址,槽地址多達(dá)64/128個(gè)專門地址,通常,這些地址在背投中用硬線連接（見圖1）
通過部體掃描鏈的TDI信號(hào)線,廣播每個(gè)板的專門背投地址來接入系統(tǒng)中的每塊板。對(duì)應(yīng)于廣播地址的置于槽中的板,將喚醒并允許接入到本地掃描鏈,這如同用系統(tǒng)器件接入?yún)f(xié)議進(jìn)行選擇哪樣。
支持器件
對(duì)邊界掃描系統(tǒng)級(jí)測(cè)試能力的需求增加,促進(jìn)開發(fā)各種支持器件,如3和4端口網(wǎng)關(guān),掃描通路線路和多掃描端口。
根據(jù)設(shè)計(jì)結(jié)構(gòu)要求,可得到封裝類型、大小和工作電壓不同的器件。一些供應(yīng)商也提供象IP那樣的器件功能,可用CPLD、FPGA或ASIC器件嵌入IP。
這些器件的重要功能是提供從主邊界掃描總線到特定本地掃描鏈（LSL）的接入,這如同系統(tǒng)級(jí)器件協(xié)議選擇那樣。掃描鏈中是單獨(dú)選擇就是任意組合中的菊花鏈,這為測(cè)試分配提供了靈活性（見圖2）。
這對(duì)于支持閃存器件系統(tǒng)內(nèi)編程而分配板設(shè)計(jì)是有用的。在這些環(huán)境下,在板上圍繞邊界掃描移位的向量數(shù)應(yīng)該保持絕對(duì),以使閃存編程周期時(shí)間。
閃存編程
理想情況,對(duì)于閃存而言,具有對(duì)閃存地址、數(shù)據(jù)和控制信號(hào)網(wǎng)直接接入的邊界掃描器件可放置在單個(gè)LSC上。此LSC只在閃存編程相被選擇。換句話說,為執(zhí)行板級(jí)內(nèi)連測(cè)試選擇所有LXD或?yàn)閳?zhí)行功能邏輯組測(cè)試,可選擇專門的LSC。在此,假設(shè)用外部邊界掃描控制器驅(qū)動(dòng)測(cè)試圖形或向量,通過總體掃描鏈基礎(chǔ)結(jié)構(gòu)到各個(gè)板。
一些嵌入式控制結(jié)構(gòu)通常在IEE1149.1系統(tǒng)測(cè)試配置中實(shí)現(xiàn),在嵌入式邊界掃描控制器件的控制下,這種結(jié)構(gòu)將允許測(cè)試向量的時(shí)序,測(cè)試向量一般存儲(chǔ)在閃存中。
嵌入式控制器可按排在單系統(tǒng)主機(jī)板上或安排在系統(tǒng)環(huán)境中的多板上,它支持嵌入向量輸送方法。這普通的是系統(tǒng)總線主機(jī)結(jié)構(gòu)。
系統(tǒng)測(cè)試總線主機(jī)
在此,背投中的一個(gè)模件是系統(tǒng)主機(jī),而其他模件變成從機(jī)（見圖3）。用于測(cè)試從模件或多板中執(zhí)行測(cè)試的邊界掃描向量安排在系統(tǒng)主機(jī)板上的閃存中。
在位于系統(tǒng)主機(jī)板上的嵌入式掃描控制器件的控制下,這些向量通過總體掃描鏈發(fā)送。這種系統(tǒng)級(jí)基礎(chǔ)結(jié)構(gòu)可用于執(zhí)行從靜態(tài)結(jié)構(gòu)測(cè)試到嵌入式以BIST速度的測(cè)試。這也可以在現(xiàn)場(chǎng)更新可編程邏輯器件中的系統(tǒng)操作固件和配置碼的修改版本。
用商用軟件工具,在實(shí)踐中實(shí)現(xiàn)所設(shè)計(jì)的理論性測(cè)試方法是可能的。這要考慮不同系統(tǒng)級(jí)結(jié)構(gòu)的支持以及系統(tǒng)接口器件和測(cè)試配置的各種組合。
外部控制。
圖4給出在采用外部控制器時(shí)測(cè)試向量開發(fā)的數(shù)據(jù)流程,外部控制器包括配備PCI邊界掃描控制卡的PC。一旦進(jìn)行測(cè)試的檢驗(yàn),同樣的測(cè)試向量格式存儲(chǔ)在閃存中,在掃描主機(jī)的控制下廣播到系統(tǒng)的從機(jī)板/模件。
圖4示出在嵌入式系統(tǒng)主機(jī)測(cè)試處理器的控制下NS公司的Scanease軟件驅(qū)動(dòng)器如何用于控制向量傳遞。嵌入式向量來自同一ATPG（自動(dòng)測(cè)試程序產(chǎn)生器）輸出,這原來是為外部邊界掃描測(cè)試開發(fā)的。其他測(cè)試總線控制器廠家（如Firecron公司）也提供類似的驅(qū)動(dòng)器。
這種系統(tǒng)級(jí)嵌入式IEEE1149.1測(cè)試方法可提供全面的系統(tǒng)自測(cè)試。它為所有測(cè)試時(shí)序提供合格/失效狀態(tài)。然而,所面對(duì)的是診斷出有故障的線路可替代單元,將返回到中心維修實(shí)驗(yàn)室進(jìn)行引腳級(jí)診斷,采用的是邊界掃描工具廠家的診斷軟件。
用戶的要求驅(qū)動(dòng)IEEE1149.1邊界掃描迅速開發(fā)成系統(tǒng)級(jí)測(cè)試和可編程器件現(xiàn)場(chǎng)重新配置的事實(shí)上的標(biāo)準(zhǔn)。此標(biāo)準(zhǔn)應(yīng)用已替代專用IEEE1149.1維護(hù)和測(cè)試管理總線的需求。
嵌入測(cè)試總線控制器的開發(fā),進(jìn)一步增強(qiáng)采用邊界掃描做為大規(guī)模系統(tǒng)的有效BIST方法,而實(shí)際上是用在象3G蜂窩基礎(chǔ)結(jié)構(gòu)狀置的應(yīng)用中。